An Area-efficient Half-row Pipelined Layered LDPC Decoder Architecture

원문 다운로드 0
복사신청 0
대출신청 0
SNS 공유 0