'
저전압급 ESD 보호를 위한 NPN BJT 내장형 SCR 설계에 관한 연구' 의 주제별 논문영향력
| 주제 |
|
|
|---|---|---|
| 동일주제 총논문수 | 논문피인용 총횟수 | 주제별 논문영향력의 평균 |
| 201 | 0 |
0.0% |
주제별 논문영향력
' 저전압급 ESD 보호를 위한 NPN BJT 내장형 SCR 설계에 관한 연구' 의 참고문헌
-
On-Chip ESD Protection for Integrated devicesAlbert Z [2002]
-
Investigation and Design of On-Chip Power-Rail ESD Clamp Circuits Without Suffering Latchup-Like Failure During System-Level ESD TestMing-Dou Ker [2008]
-
Extend and cost of EOS/ESD damage in an IC manufacturing processR. G. Wagner [1993]
-
ESD protection design for advanced CMOSO. Semenov [2001]
-
Design of SCR-based ESD protection device for power clamp using deep-submicron CMOS technologyYongseo Koo [2009]