연구동향 분석
홈
알림
이용안내
오류접수
API
서비스소개
인기 연구 키워드 :
인기 활용 키워드 :
수치해석을 이용한 판넬과 스트립 및 유닛 레벨 반도체 패키지용 PCB의 열변형 해석
조승현
고영배
2019년
활용도 Analysis
논문 Analysis
연구자 Analysis
활용도 Analysis
논문 Analysis
연구자 Analysis
활용도
공유도
영향력
논문상세정보
저자
조승현
고영배
제어번호
106508131
학술지명
마이크로전자 및 패키징학회지
권호사항
Vol. 26 No. 4 [ 2019 ]
발행처
한국마이크로전자및패키징학회
자료유형
학술저널
수록면
23-31
언어
Korean
출판년도
2019
등재정보
KCI등재
판매처
주제어
FEM
Panel
PCB
strip
thermal deformation
unit
참고문헌( 17)
유사주제 논문( 447)
fem 328건
pcb 54건
panel 34건
unit 26건
thermal deformation 3건
strip 2건
인용/피인용
수치해석을 이용한 판넬과 스트립 및 유닛 레벨 반도 ...
' 수치해석을 이용한 판넬과 스트립 및 유닛 레벨 반도체 패키지용 PCB의 열변형 해석' 의 주제별 논문영향력
논문영향력 요약
주제
fem
panel
pcb
strip
thermal deformation
unit
동일주제 총논문수
논문피인용 총횟수
주제별 논문영향력의 평균
453
0
0.0%
자세히
주제별 논문영향력
논문영향력
주제
주제별 논문수
주제별 피인용횟수
주제별 논문영향력
주제어
fem
329
0
0.0%
panel
35
0
0.0%
pcb
55
0
0.0%
strip
3
0
0.0%
thermal deformation
4
0
0.0%
unit
27
0
0.0%
계
453
0
0.0%
* 다른 주제어 보유 논문에서 피인용된 횟수
0
닫기
' 수치해석을 이용한 판넬과 스트립 및 유닛 레벨 반도체 패키지용 PCB의 열변형 해석'
의 참고문헌
Warpage and Stress Characteristic Analyses on Package-on-Package (PoP) Structure
Y. L. Tzeng
[2007]
Warpage Simulation and DOE Analysis with Application in Package-on-Package Development
W. Sun
[2008]
Simulation Study on the Warpage Behavior and Board-level Temperature Cycling Reliability of PoP Potentially for High-speed Memory Packaging
W. Sun
[2008]
Semiconductor IC Packaging Technology Challenges : The Next Five Years
M. A. Bolanos
PoP용 패시브 소자 임베디드 기판의 warpage 감소를 위한 파라메타 설계에 관한 연구
조승현
[2015]
New dummy design and stiffener on warpage reduction in Ball Grid Array Printed Circuit Board
S. H. Cho
[2010]
Manual Volume A: Theory and User Information
M. S. C. Marc
Investgation of thermomechanical behaviors of flip chip BGA packages during manufacturing process and thermal cycling
M. Y. Tsi
[2004]
Interface Failure in Lead Free Solder Joints
R. Darveaux
[2006]
FCCSP용 기판의 warpage에 미치는 설계인자와 두께편차 영향에 대한 수치적 해석
조승현
[2012]
Estimation of warpage and thermal stress of IVHs in flip-chip ball grid arrays package by FEM
S. H. Cho
[2008]
Electronic Packaging: Design, Materials, Process, and Reliability
J. H. Lau
[1997]
Effects of Build-Up Printed Circuit Board Thickness in the Solder Joint Reliability of a Wafer Level Chip Scale Package(WLCSP)
J. H. Lau
[2002]
Design and optimization of thermo-mechanical reliability in wafer level packaging
X. J. Fan
[2010]
Challenges of thin core PCB Flip Chip package on advanced Si Nodes
C. Chiu
[2007]
Ball Grid Array Technology
R. Darveaux
[1995]
Advantage and challenge of coreless Flip chip BGA Microsystems
E. Lin
[2007]
' 수치해석을 이용한 판넬과 스트립 및 유닛 레벨 반도체 패키지용 PCB의 열변형 해석'
의 유사주제(
) 논문